

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 01-266966

(43)Date of publication of application : 24.10.1989

---

(51)Int.Cl.

B23K 9/09

---

(21)Application number : 63-093713

(71)Applicant : MATSUSHITA ELECTRIC IND CO  
LTD

(22)Date of filing : 15.04.1988

(72)Inventor : KAWAI NAOKI

---

## (54) CONSUMABLE ELECTRODE TYPE PULSE ARC WELDING MACHINE

### (57)Abstract:

PURPOSE: To perform arc welding with the little quantity of occurrence of spatters by time-dividing a first time limit by a pulse current part and a base current part to execute output alternately and regulating a current according to the presence or absence of a contact short circuit after the lapse of a second time limit.

CONSTITUTION: The first time limit which is a basic pulse period is time-divided by the pulse current part and the base current part to execute output alternately. After the lapse of the prescribed second time limit shorter than the first time limit with the output starting time of a pulse current as a time starting point, when there is no contact short circuit between a wire and material to be welded and an arc is maintained, the next pulse current is then outputted by the basic pulse period. In addition, after the lapse of the second time limit, when there is the contact short circuit between the wire and the material to be welded, the current with a value lower than the rising speed of the pulse current during a subsequent wire contact short-circuit period is outputted. When the wire contact short circuit is then released, after third output control different from the pulse current part is executed during a prescribed third time limit, the next pulse current output is started and an action in the basic pulse period is restored.

---

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

**THIS PAGE BLANK (USPTO)**

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平1-266966

⑬ Int. Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 平成1年(1989)10月24日

B 23 K 9/09

8617-4E

審査請求 未請求 請求項の数 3 (全12頁)

⑮ 発明の名称 消耗電極式パルスアーク溶接機

⑯ 特 願 昭63-93713

⑰ 出 願 昭63(1988)4月15日

⑱ 発 明 者 河 合 直 樹 大阪府門真市大字門真1006番地 松下電器産業株式会社内

⑲ 出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

⑳ 代 理 人 弁理士 中尾 敏男 外1名

2 ページ

明 細 書

1、発明の名称

消耗電極式パルスアーク溶接機

2、特許請求の範囲

(1) 基本パルス周期である第1時限をパルス電流部とベース電流部とで時分割して交互に出力する消耗電極式パルスアーク溶接機において、パルス電流の出力開始時を時間起点として前記第1時限よりも小なる所定の第2時限の経過後にワイヤの被溶接物への接触短絡がなくアーク発生を維持していれば、前記基本パルス周期により次のパルス電流を出力し、前記第2時限の経過後にワイヤの被溶接物への接触短絡があれば、以降のワイヤ接触短絡期間中にパルス電流の立上り速度よりも小なる値の電流を出力し、この後、ワイヤ接触短絡が解除されればパルス電流部ともベース電流部とも異なる第3の出力制御を所定の第3時限の間おこなった後に次のパルス電流の出力を開始して前記基本パルス周期内の動作に戻ることを特徴とした消耗電極式パルスアーク溶接機。

(2) 消耗電極である溶接用ワイヤが被溶接物である母材に接触短絡しているか非接触でアーク発生中であることを判定してアーク・短絡判定信号を出力するアーク・短絡判定回路部と、前記アーク・短絡判定信号を入力信号の一つとして、パルス電流の出力開始時を時間起点として基本パルス周期である第1時限よりも小なる所定の第2時限の経過後にワイヤ接触短絡がなければ基本パルス周期である第1時限内をパルス電流部とベース電流部とで時分割して出力して溶接ワイヤをスプレー移行させて溶接するためのパルスアーク溶接波形を指示し、前記所定の第2時限の経過後にワイヤ接触短絡があれば、この時点から溶接ワイヤを短絡移行させて溶接する短絡移行溶接波形を指示し、このワイヤ接触短絡が解除してアーク発生後、所定の第3時限が経過するまで前記短絡移行溶接波形を指示し続ける波形切換信号と、パルスアーク溶接のパルス電流印加の時間起点を指示するパルス同期信号とを出力するディップ・パルス制御回路部と、前記パルス同期信号を入力信号の一つと

して、前記第1時限内をパルス電流部とベース電流部として時分割したパルス制御信号を出力するパルス波形回路部と、前記アーク・短絡判定信号を入力信号の一つとしてワイヤ短絡中は溶接出力をパルス電流の立上り速度より速くない所定の第1軌跡に従って定電流出力を指示し、アーク再生後のアーク発生中はパルス電流部ともベース電流部とも異なる第3の溶接出力制御を指示するディップ制御信号を出力するディップ波形回路部と、前記波形切換信号により前記パルス制御信号か前記ディップ制御信号かのいずれか一方を溶接出力制御素子を駆動する駆動回路部に選択して入力する切換素子とを備えてなる特許請求の範囲第1項記載の消耗電極式パルスアーク溶接機。

(3) 所定の第2時限は溶接電圧の設定を低くすると共に小なる値となることを特徴とする特許請求の範囲第1項または第2項記載の消耗電極式パルスアーク溶接機。

### 3、発明の詳細な説明

産業上の利用分野

よるピンチ力や溶融金属の表面張力により母材に移行する(短絡移行)確率が高まった時、短絡移行によるスパッタ発生が多くなってくる。この平均溶接電圧値を低く設定するのは溶接速度が速くなり、アンダーカットなどの溶接欠陥を防止するためにおこなわれるが、同時に多大のスパッタを発生させ、低スパッタなパルスアーク溶接の長所を損う結果となる。特に溶接部の状態に関係なくパルス電流を印加するためにスパッタ発生は一層、顕著なものとなる。このことを第9図を用いて説明する。

第9図a, bはいずれも短絡移行混じりの平均溶接電圧値を低く設定した時の従来のパルスアーク溶接機の溶接電流波形の時間推移と溶接部の溶滴移行状態の時間推移とを対応させて示している。第9図において、9は溶接用ワイヤ、10は母材、91は溶接アーク、92はスパッタを示している。第9図aは溶接用ワイヤ9が母材10に接触短絡したまま次のパルス電流印加をした場合で、溶融金属はパルス電流の強力なピンチ力により、時刻

本発明は消耗電極である溶接用ワイヤを自動送給すると共に被溶接物である母材にワイヤ溶滴を移行させるアーク溶接機の溶接時に発生するスパッタ発生量を低減せしめるアーク溶接機に関するものである。

#### 従来の技術

パルスアーク溶接に関する従来の技術は、ワイヤが母材に接触短絡しているか非接触でアーク発生しているかの溶接部の状態に関係なく、溶接機の内部で作成したタイミングによりパルス電流印加しておこなっていた。

#### 発明が解決しようとする課題

従来のパルスアーク溶接機は前述の如く、溶接部の状態に関係なく、溶接機の内部で作成したタイミングによりパルス電流印加するために、平均溶接電圧値を低く設定した時、すなわち、溶接ワイヤ先端が母材に非接触で溶接ワイヤ先端の溶融塊をすべてスプレー状にして母材に移行する(スプレー移行)のではなく、溶接ワイヤ先端が母材に接触してワイヤ先端の溶融塊を溶接短絡電流に

$t_6$ においてスパッタ92の飛散を伴って短絡解除される。第9図bは次のパルス電流印加の直前の時刻 $t_6$ において短絡解除した場合で、溶接ワイヤ先端の溶融部形状や移行した溶融金属の形状が針状となって整う前に次のパルス電流印加がおこなわれるのでパルス電流により時刻 $t_6$ において多大なスパッタ92が発生する。

このような従来技術による問題点に対し、特願昭62-105146号にて高速溶接時のように平均溶接電圧を低く設定して短絡移行混じりの溶接となってもスパッタ発生が少ないアーク溶接機を提案したが、本発明はさらに改良を加えてなるものである。

#### 課題を解決するための手段

上記課題を解決するため、本発明のアーク溶接機は消耗電極である溶接用ワイヤが被溶接物である母材に接触短絡しているか非接触でアーク発生中であることを判定してアーク・短絡判定信号を出力するアーク・短絡判定回路部と、前記アーク・短絡判定信号を入力信号の一つとして、パルス電

流の出力開始時を時間起点として基本パルス周期である第1時限よりも小なる所定の第2時限の経過後にワイヤ接触短絡がなければ所定の基本パルス周期である第1時限内をパルス電流部とベース電流部とで時分割して出力して溶接ワイヤをスプレー移行させて溶接するためのパルスアーク溶接波形を指示し、前記第2時限の経過後にワイヤ接触短絡があれば、この時点から溶接ワイヤを短絡移行させて溶接する短絡移行溶接波形を指示し、このワイヤ接触短絡が解除してアーク発生後、所定の第3時限が経過するまで前記短絡移行溶接波形を指示し続ける波形切換信号と、パルスアーク溶接のパルス電流印加の時間起点を指示する同パルス同期信号とを出力するディップ・パルス制御回路部と、前記パルス同期信号を入力信号の一つとして、前記第1時限内をパルス電流部とベース電流部として時分割したパルス制御信号を出力するパルス波形回路部と、前記アーク・短絡判定信号を入力信号の一つとしてワイヤ接触短絡中は溶接出力をパルス電流の立上り速度より速くない所定

の第1軌跡に従って定電流出力を指示し、アーク再生後のアーク発生中はパルス電流部ともベース電流部とも異なる第3の溶接出力制御を指示するディップ制御信号を出力するディップ波形回路部と、前記波形切換信号により前記パルス制御信号か前記ディップ制御信号かのいずれか一方を溶接出力制御素子を駆動する駆動回路部に選択して入力する切換素子とを備えてなるものである。

#### 作 用

上記構成により、パルス電流の出力開始時を時間起点にして、基本パルス周期である第1時限よりも小なる所定の第2時限の経過後にワイヤ接触短絡がなくてアーク発生を維持していれば、前記基本パルス周期により次のパルス電流を出力し、前記第2時限の経過後にワイヤ接触短絡があれば、以降のワイヤ短絡期間中にパルス電流の立上り速度よりも小なる値の電流を出力し、この後、ワイヤ接触短絡が解除されればパルス電流部ともベース電流部とも異なる第3の出力制御を所定の第3時限の間おこなった後に次のパルス電流の出力を開

始して前記基本パルス周期内の動作に戻る作用をおこなう。

#### 実施例

以下、本発明の実施例について添付図面を参照して説明する。

第1図において、1はアーク溶接機の入力端子、2は主変圧器部、3は整流平滑回路部、4は溶接出力制御素子、5はリアクトル、6は分流器、7は出力端子、8は通電用コンタクトチップ、9は溶接用ワイヤ、10は母材である。11は溶接電流値検出回路部、12は溶接電圧値検出回路部である。

13はアーク・短絡判定回路部で、アーク・短絡判定信号 $V_{AS}$ を出力する。14はディップ・パルス制御回路部で、パルス同期信号 $V_{tp}$ と波形切換信号 $V_{F2}$ とを出力する。

15はパルス波形回路部で、パルス制御信号 $V_p$ を出力する。16はディップ波形回路部で、ディップ制御信号 $V_d$ を出力する。17は切換素子で前記波形切換信号のH、Lの状態によって前記パ

ルス制御信号 $V_p$ か前記ディップ制御信号 $V_d$ かのいずれか一方を選択して駆動信号 $V_Q$ として出力する。18は前記駆動信号 $V_Q$ に対応して前記溶接出力制御素子4を駆動する駆動回路部である。なお、図中、 $I_a$ は溶接電流、 $V_a$ は溶接電圧を示す。

第2図は第1図の各信号、各出力の時間的な推移を示すタイムチャートで、第2図の介波形の見出しの記号は第1図中に記載されている同記号の信号、出力に対応する。

第2図の $T_1$ 期間は前記第1時限内にワイヤ接触短絡でなかった場合で、アーク・短絡判定回路部13はアークの状態を示すHレベルのアーク・短絡判定信号 $V_{AS}$ を出力したままとなる。これによりディップ・パルス制御回路部14は波形切換信号 $V_{F2}$ をLレベルのパルス溶接モードのままであることを出力すると共に、時刻 $t_{10}$ でパルス電流印加開始を指示するパルス同期信号 $V_{tp}$ を出力して基本パルス周期である第1時限を時計数する。パルス波形回路部15は前記パルス同期信号の立

下りにより所定のパルス電流値、ベース電流値および第1時限内におけるパルス電流とベース電流の時間的比率を決めてパルス制御信号  $V_p$  を出力する。切換素子17は波形切換信号  $V_{F2}$  がパルス溶接モードであることを指示しているのでパルス制御信号  $V_p$  を駆動信号  $V_Q$  として選択し、駆動回路部18に入力せしめる。これにより溶接出力制御素子4はパルス制御信号  $V_p$  の軌跡に従うよう溶接電流  $I_a$  を制御する。

第2図の  $T_2$  期間はベース電流期間の時刻  $t_{22}$  に微小なワイヤ接触短絡があった場合で、このワイヤ接触短絡は第2時限  $t_{p1}$  を計数完了する以前の時刻  $t_{23}$  に溶融部の振動等で自然に解除し、アーク再生した場合である。この場合、ワイヤ接触短絡期間  $t_{s2}$  が第2時限  $t_{p1}$  内に含まれるのでディップ・パルス制御回路部14の働きにより波形切換信号  $V_{F2}$  はパルス溶接モードを指示するLレベルのままとなり、またパルス同期信号  $V_{tp}$  も基本パルス周期である第1時限  $t_{p0}$  を時計数して次の期間の  $T_3$  期間に移行する。これにより以

下の動作は前記  $T_1$  期間の場合と同様になる。

第2図の  $T_3$  期間は第2時限  $t_{p1}$  が経過した時刻  $t_{32}$  よりも後の時刻  $t_{33}$  にワイヤ接触短絡が発生した場合である。この場合、ディップ・パルス制御回路部14の働きにより波形切換信号  $V_{F2}$  をLレベルに転じてパルス溶接モードから短絡移行溶接（ディップ溶接）モードに転じたことを指示する。これにより切換素子17はディップ制御信号  $V_d$  を選択して駆動回路部18に入力せしめ、溶接出力制御素子4はディップ波形回路部16で作成した接触短絡時の前記第1の軌跡に従って溶接出力を制御し、アーク再生後は第3時限  $t_{p2}$  の間、前記第3の溶接出力制御となる結果、時刻  $t_{34}$  から  $t_{40}$  の間の溶接電流  $I_a$  はパルス電流部ともベース電流部とも異なるものとなる。なお、第3時限  $t_{p2}$  を時計数完了の時刻  $t_{40}$  においてはディップ・パルス制御回路部14の働きにより第1時限  $t_{p0}$  を時計数開始してパルス同期信号  $V_{tp}$  を一定時限  $t_{ps}$  の間Lレベルとすると共に波形切換信号  $V_{F2}$  をHレベルからLレベルに転じ、短絡移行溶接モ

ードに復帰したことを指示して出力する。

以上の作用によりワイヤ接触短絡の解除後の第3時限の間、第3の溶接出力制御によりワイヤ先端に次の溶滴移行のための溶融塊が形成され、時刻  $t_{40}$  から印加される次のパルス電流でワイヤからスプレー状に溶滴離脱して円滑な1パルス1ドロップ（移行）のパルスアーク溶接が継続される。

次に、第1図におけるディップ・パルス制御回路部14の具体的な回路を第3図に示す。第3図において、140は1個のICの中に独立した第1タイマ回路部141と第2タイマ回路部142、第3タイマ回路部143の3個のタイマ回路部を持ち、制御部144により各タイマ回路部の動作モードや時計数値が設定されるプログラマブルインターバルタイマICであり、汎用の8253型ICである。145はクリア、プリセット機能付のD型フリップフロップ素子で、汎用の4013型ICである。146はB端子の入力電圧がHレベルからLレベルに立下った時にコンデンサ14K、抵抗14Lの値で決まる一定時限  $t_{ps}$  の間、 $\bar{Q}$  端子

からLレベル信号を出力し、他はHレベルのままである汎用の4528型のワンショットICである。147は演算回路部で、前記プログラマブルインターバルタイマIC140に各タイマの動作モードや時計数値を溶接施工状況に応じ出力するマイクロコンピュータ部である。148は基準クロック信号発生回路部で一定時間の周期でHレベル、Lレベルの基準クロック信号  $Y_{CK}$  を出力する。14A、14B、14Cは論理積素子、14D、14E、14Fは論理和素子、14G、14H、14Jは論理反転素子である。

第3図の回路における各タイマは演算回路部147および制御部144により、第1タイマ回路部141はG1端子入力を起動入力とし、この入力がLレベルからHレベルに転じた時を時間起点としてCLK1端子から入力される信号のHレベルからLレベルに転じる回数により第2の時限を計数開始し、第2の時限を計数中はレベル、それ以外の期間はHレベルの信号  $V_{tp1}$  をOUT1端子から出力する再起動可能なワンショットタイマ動

作をおこなう。第2タイマ回路部142も第1タイマ回路部141と同様にワンショットタイマ動作をおこなう。ただし、本回路に使用した第2タイマ回路部は時計数中にG2入力をLレベルにしても時計数停止しないので論理和素子14E、14F、論理反転素子14G、14Hにより、第2時限 $t_{p1}$ を時計数中と、第2時限 $t_{p1}$ を時計数していない時のワイヤ短絡期間中は時計数進行しないようにCLK2入力信号をHレベルのままとしてOUT2出力を時計数中の状態であるLレベルのままとし、次のアーク発生で再び時計数開始するよう時計数中の中断機能を持たせている。第3タイマ回路部143はG0入力がHレベルの時はCLK0入力からの信号がHレベルからLレベルに転じる回数を計数し、この回数が所定の回数に達すれば一定時間 $t_{pd}$ だけOUT0の出力をLレベルとし他の期間はHレベルとなる分周動作をおこない、G0入力がLレベルになればOUT0出力をHレベルとしたまま分周動作を中断し、次のG0入力がHレベルに復帰すれば新たに分周動作

をおこなう。

フリップフロップIC145は第4図(a)の真理値を示す図によって動作をおこない、論理積素子14A、14Bと論理和素子14Dおよび図のような接続とすることにより $V_{F1}$ 信号をセット入力、 $V_{tp2}$ をリセット入力とするエッジトリガ方式のR-Sフリップフロップ動作をおこなう。

ワンショットIC146は第4図(b)の真理値を示す図によって動作をおこない、第3図では $V_{tps}$ 信号がHレベルからLレベルに転じる時を時間起点としてコンデンサ14K、抵抗14Lの値にて決まる所定の時間幅 $t_{ps}$ のワンショットパルスを出力する。この出力 $V_{tp}$ は後段に接続されるパルス波形成回路部に利用される。以上、第3図の回路により第2図と同じ状態変化に対し、第3図の回路の各部の信号は第5図の如くとなり、結果的に第2図と同様となる。

なお、第3図の基準クロック発生回路部148はCR発振回路や水晶振動子等を利用して容易に実現できるので説明を省略する。さらに、演算回

路部149はマイクロコンピュータを使用した回路部であるが、その構成は汎用的なものであり、プログラマブルインターバルタイマIC140に対しては第1タイマ回路部141、第2タイマ回路部142、第3タイマ回路143の各タイマの動作モードの設定や計数値の設定に使用するものであるため構成例、プログラム例は省略する。

アーク・短絡判定回路部13は第1図では溶接電圧値 $V_a$ を検出してその値が所定の値よりも高い場合はアーク発生、低い場合は接触短絡と動作するもので、比較的を使用することにより容易に実現され、またこの方法は従来のアーク溶接機でも一般的に使用しているものなので詳細な説明を省略する。また、溶接電圧値 $V_a$ を検出する代わりにアーク光を直接検出しておこなう方法も考えられ、いずれも本発明に含まれる。

パルス波形回路部15はパルス部とベース部の出力を所定の値で出力するものであり、従来のパルスアーク溶接機で種々の方式で実現されており、先願の特願昭62-105146号では説明を省

略したが、本願ではパルス部を略定電圧特性、ベース部を定電流特性とした一実施例を第6図に示す。第6図において、151はオペアンプ、152、153はコンパレータ、154はコントロール端子c入力がHレベルの時はa端子入力を、c入力がLレベルの時はb端子入力を選択して $V_p$ として出力するスイッチ素子、155はパルス幅設定器、156はパルス部出力調整器、157はベース部出力調整器、158、159はトランジスタ、15Aはツェナーダイオード、15Bはコンデンサで、Rは抵抗である。第3図のディップ・パルス制御回路部から出力されたパルス同期信号 $V_{tp}$ はトランジスタ158、159を経由してオペアンプ151、ツェナーダイオード15A、コンデンサ15Bにより立上り部のみ傾斜を持った波形としてオペアンプ151の出力に現われる。これとパルス幅設定器155からの信号とをコンパレータ152で比較することにより、パルス部はHレベル、ベース部はLレベルとなる信号にてスイッチ素子154のc端子に入力される。これによ

リスイッチ素子154は、パルス部はa端子の入力を、ベース部はb端子の入力を選択して出力 $V_p$ とする。すなわち、パルス部はパルス部出力調整器156で設定した信号を、ベース部はベース部出力調整器157により設定されたレベルと溶接電流検出回路部11から出力されてくる溶接電流値信号 $I_{aO}$ とをコンパレータ153で比較した後の信号を $V_p$ 信号として選択して出力される。従って第2図の $V_p, V_Q$ 信号のベース部分はコンパレータ153の出力であるので、きわめて短時間の間にレベルが変わるので、第2図の $V_p, V_Q$ のベース部分の表現とした。以上、第6図の例によってパルス波形回路部15は容易に実現される。

ディップ波形回路部16も従来の $CO_2, MAG$ 溶接機で種々の方式で採用されており、先願の特願昭62-105146号では説明を省略したが、本願では第7図に一実施例を示す。第7図において、161はコンパレータ、162はc端子入力が高レベルの時は導通、Lレベルの時は非導通状態となるスイッチ素子、163は第6図の154

と同じスイッチ素子、164はコンデンサ、165はアーク出力調整器、166~169は抵抗である。今、ワイヤ短絡が発生したとするとスイッチ素子163はb端子側のコンパレータ161の出力を $V_d$ 信号として選択する。同時にスイッチ素子162は非導通となり、コンデンサ164は抵抗166を介して充電される。この充電波形と溶接電流値検出回路部11から送られてくる溶接電流値信号 $I_{aO}$ とがコンパレータ161で比較され、 $I_{aO}$ が充電波形より小なる場合はコンパレータ161の出力が大なる値、大なる場合は小なる値となって $V_d$ 信号となる結果、フィードバック制御され、溶接電流 $I_a$ は前記コンデンサ164の充電波形とほぼ相似した波形に制御される。この波形が前記第1の軌跡である。ワイヤ短絡後、アーク発生すればスイッチ素子163はa端子側のアーク出力調整器165で設定されるレベルの信号を選択して $V_d$ 信号とする結果、溶接出力はパルス電流部ともベース電流とも異なる前記第3の出力制御である略定電圧特性の出力となる。この

第3の出力は、パルス電流値とベース電流値との中間のベース電流値に近い値に設定される。これはワイヤ短絡解除後にベース電流値付近の低い値にするとアーク切れが発生して不安定になり易いため、ベース電流値よりもやや高いレベルの略定電圧特性出力でアークの自己制御作用を利用してアーク安定をはかるものである。なお、このアーク発生中はスイッチ素子162は導通状態となり、ワイヤ短絡時に充電されたコンデンサ164の電荷を溶接電流値信号 $I_{aO}$ のレベルに放電させて次のワイヤ短絡発生時の制御に備えている。以上が第7図のディップ波形回路部16の実施例とその説明である。

以上の実施例と波形切換信号 $V_{F2}$ とにより第1図の切換素子17は波形切換信号 $V_{F2}$ が高レベルの時は $V_d$ 信号、 $V_{F2}$ がLレベルの時は $V_p$ 信号を選択して駆動回路部18に送り、駆動回路部18はその入力である $V_d$ または $V_p$ 信号の値に応じて溶接出力制御素子4の導通時間を制御する結果、第2図に示した動作が実現される。

また、第1図の切換素子17も市販のアナログスイッチIC等で容易に実現される。

なお、第1図の構成例として主回路部の方式を二次側チョップ方式として示したが、これを一次側インバータ制御方式としても本発明に含まれ、また第3図のディップ・パルス制御回路部14の演算回路部147にマイクロコンピュータを使用したか、これを使用せず他の方法で計数値設定したりすることや、第3図の各タイマに基準クロックパルスのパルス数を計数する方式を示したが、これをコンデンサ・抵抗から成るCR積分型タイマ回路使用しても本発明の趣旨にvariしない。

上記第1図の実施例、および第3図の回路により、平均溶接電圧値 $V_a$ を変えてスパッタ発生量を測定した結果を従来のパルスアーク溶接機および従来の短絡移行(MAG)溶接機と比較したものを第8図に示す。

第8図において、aは従来のパルスアーク溶接機の測定結果である。また、第8図において、bは第10図のような溶接出力波形で溶接をおこな



う従来の短絡移行(MAG)溶接機の測定結果である。

第8図のaおよびbからわかるように、溶接電圧値 $V_a$ が高い領域では非接触方式の溶滴移行方式であるパルスアーク溶接機の方が低スパッタであるが、溶接の高速化等により溶接電圧値を低くしてゆくとaとbの差は少くなり、ついにp点より低い溶接電圧ではスパッタ発生量が逆転してMAG溶接機の方が低スパッタとなり、パルスアーク溶接機aのスパッタ発生量は激増する。これは第9図で説明したように接触短絡の確率が高くなり、この接触短絡を強烈なパルス電流で解除する時のスパッタが激増するためである。

第8図のcは本実施例によるアーク溶接機の測定結果で、溶接電圧値 $V_a$ が高い領域では接触短絡の確率が低いため、従来のパルスアーク溶接機のスパッタ発生量aよりも少し少ない程度に留まっている。しかし、溶接電圧値 $V_a$ を低くしてアンダーカット等の溶接欠陥を防止する高速溶接時等では接触短絡の確率が高まり、従来のパルスア

ーク溶接機のスパッタ発生量よりはるかに少ないものとなる。これは本実施例の意合、接触短絡していない時はスプレー移行、接触短絡している時は短絡移行と溶接部の状況に応じて適確な制御を選択していると共に、接触短絡の解除後、次の溶滴移行のためのワイヤ先端の溶融塊が形成されるためである。

なお、先願の特願昭62-106146号と本願の低スパッタ化に対する効果はほぼ同程度であるが、先願の場合、ワイヤ短絡が混じり出す条件域でパルス周期の変動が大きく、このため半自動使用等で溶接施工者に異和感を与えるが、本願ではこの点が改善される。

#### 発明の効果

以上のように本発明によれば、高速溶接時等における平均溶接電圧を低く設定して短絡移行混じりの溶接を行ってもスパッタ発生量が少ないアーク溶接機を提供することができる。

#### 4、図面の簡単な説明


第1図は本発明の一実施例を示すアーク溶接機

のブロック回路図、第2図は同要部の信号のタイムチャート、第3図は同アーク溶接機のディップ・パルス制御回路部の具体回路図、第4図は同回路の要部の動作を表す真理値を示す図、第5図は同要部の信号のタイムチャート、第6図はパルス波形回路部の具体的回路図、第7図はディップ波形回路部の具体的回路図、第8図は同アーク溶接機および従来のアーク溶接機の溶接電圧値とスパッタ発生量の関係を示す図、第9図は従来のアーク溶接機の時間的推移における溶接電流波形と溶滴移行状態とを対応させて示す図、第10図は従来の短絡移行溶接機の時間的推移における溶接出力波形と溶滴移行状態とを対応させて示す図である。


9……溶接用ワイヤ、10……母材、11……溶接電流値検出回路部、12……溶接電圧値検出回路部、13……アーク・短絡判定回路部、14……ディップ・パルス制御回路部、15……パルス波形回路部、16……ディップ波形回路部、17……切換素子、18……駆動回路部。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第 1 図




第 2 図







第 6 図




第 7 図



第 5 図




第 9 図



ワイヤ : YGW 15 1.2mm  $\phi$   
ガス : Ar + CO<sub>2</sub>  $\delta$ : 2  
溶接速度 : 1.5 m/分  
溶接電流 : 260 A  
溶接姿勢 : 下向き・トオンプレート

第 8 図



第 10 図

